Pat
J-GLOBAL ID：200903015618195522
横型接合型電界効果トランジスタ
Inventor：
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外4名)
Gazette classification：公開公報
Application number (International application number)：1999362384
Publication number (International publication number)：2001177110
Application date： Dec. 21, 1999
Publication date： Jun. 29, 2001
Summary：
【要約】【課題】 高耐圧性および高速性に優れた高電力用の半導体スイッチング素子として製造の容易な横型JFETを提供する。【解決手段】 SiC基板(1)の上に形成されたp型SiC膜(2)と、その上に形成された低濃度n型SiC膜(7)と、その上に形成されたn型SiC膜(3)と、そのn型SiC膜が薄くされて形成されているチャネル領域(11)と、チャネル領域の両側にそれぞれ分かれて形成されているソース領域(22)およびドレイン領域(23)と、ゲート電極(14)とを備え、上記の低濃度n型SiC膜は、チャネル領域の不純物濃度よりも低濃度のn型不純物を含んでいる。
Claim (excerpt)：
SiC基板と、前記基板の上に形成された第2導電型SiC膜と、前記第2導電型SiC膜の上に形成された低濃度第1導電型SiC膜と、前記低濃度第1導電型SiC膜の上に形成された第1導電型SiC膜と、前記第1導電型SiC膜においてその膜厚が薄くされて形成されているチャネル領域と、前記第1導電型SiC膜の上に形成された第1導電型SiCからなる膜であって、チャネル領域の両側にそれぞれ分かれて形成されているソース領域およびドレイン領域と、第2導電型SiCの領域に形成されたゲート電極とを備え、前記低濃度第1導電型SiC膜は、前記チャネル領域の不純物濃度よりも低濃度の第1導電型不純物を含む、横型接合型電界効果トランジスタ。
F-Term (17)：
5F102FA00
, 5F102FA01
, 5F102FA02
, 5F102GB01
, 5F102GC01
, 5F102GC02
, 5F102GD04
, 5F102GJ02
, 5F102GK02
, 5F102GL02
, 5F102GL08
, 5F102GL15
, 5F102GL17
, 5F102GR03
, 5F102GS03
, 5F102GV07
, 5F102HC17
