Pat
J-GLOBAL ID:200903015658632380
データプロセッサ、半導体集積回路及びCPU
Inventor:
Applicant, Patent owner:
Agent (1):
玉村 静世
Gazette classification:公開公報
Application number (International application number):2000338807
Publication number (International publication number):2002149396
Application date: Nov. 07, 2000
Publication date: May. 24, 2002
Summary:
【要約】【課題】 多倍長の数値の算術演算や論理演算を高速に実行可能なデータプロセッサを提供する。【解決手段】 データプロセッサ(1)は、命令を解読して実行するCPU(2)によりバス(13)を介して制御データが設定され、設定された制御データに基づいて多倍長データに対する演算処理を行う多倍長演算回路(8)を有する。多倍長演算回路は、多倍長データを複数ビットの処理単位毎にリードアクセスし、リードデータを部分演算し、部分演算結果をライトアクセスすると共に次の部分演算に必要な演算情報を当該次の部分演算に引き渡す処理を繰り返して、多倍長データの演算を行う。多倍長演算回路は、自らアドレシング動作を行うバスマスタモジュールであり、CPUから制御データの設定を受けて動作すればよく、CPUはデータ転送命令及ぶ加減算命令等を繰り返し実行する必要はなく、楕円曲線暗号などで必要となる多倍長データの演算を高速に実行可能になる。
Claim (excerpt):
命令を解読して実行するCPUと、前記CPUによりバスを介して制御データが設定され、設定された制御データに基づいて多倍長データに対する演算処理を行う多倍長演算回路とを1個の半導体チップに含み、前記多倍長演算回路は、多倍長データを複数ビットの処理単位毎にリードアクセスし、リードデータを部分演算し、部分演算結果をライトアクセスすると共に次の部分演算に必要な演算情報を当該次の部分演算に引き渡す処理を繰り返して、多倍長データの演算を行うものであることを特徴とするデータプロセッサ。
IPC (7):
G06F 7/00
, G06F 9/30 350
, G06F 9/38 370
, G06F 15/16 620
, G09C 1/00 620
, G09C 1/00 650
, G09C 1/00 660
FI (7):
G06F 9/30 350 A
, G06F 9/38 370 C
, G06F 15/16 620 G
, G09C 1/00 620 Z
, G09C 1/00 650 A
, G09C 1/00 660 A
, G06F 7/00 D
F-Term (19):
5B013DD03
, 5B022BA11
, 5B022CA01
, 5B022CA03
, 5B022CA08
, 5B022CA09
, 5B022EA02
, 5B022FA01
, 5B033BD04
, 5B033DC01
, 5B045AA00
, 5B045GG06
, 5B045KK08
, 5J104AA25
, 5J104JA25
, 5J104NA16
, 5J104NA35
, 5J104NA37
, 5J104NA40
Patent cited by the Patent:
Cited by examiner (6)
Show all
Return to Previous Page