Pat

J-GLOBAL ID：200903015679278170

オンチップマルチプロセッサシステム

Inventor： 西井 修 ,  津吉 敏明 ,  石藤 智昭 ,  澤瀬 照美
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992052237
Publication number (International publication number)：1993257907
Application date： Mar. 11, 1992
Publication date： Oct. 08, 1993
Summary：

【要約】【目的】本発明の目的は、主記憶を共有するマルチプロセッサシステムで負荷に応じて電力の低減を図ることである。【構成】負荷が一定の水準より軽いとプロセッサ101が判定した時に、101は自らのプロセスを別のプロセッサ111に引き渡し、その後に自らのクロックを遮断する装置103を制御してクロック104を停止する。【効果】クロック停止により消費電力の低減が図れる。またすべてのプロセスの実行環境は良好に保たれ続ける。同時に1つの半導体チップ100内に集積した場合、クロック端子121はプロセッサに共通なので、クロック間時間差は少ない。

Claim (excerpt)：

主記憶を共有する第1と第2のプロセッサと、外部からのクロックが供給されるクロック供給端子と、該クロック供給端子と上記第1のプロセッサとの間に接続され、上記クロック供給端子から上記第1のプロセッサへのクロックの供給/遮断を制御する第1の供給/遮断回路と、上記クロック供給端子と上記第2のプロセッサとの間に接続され、上記クロック供給端子から上記第2のプロセッサへのクロックの供給/遮断を制御する第2の供給/遮断回路とをワンチップ上に具備してなり、上記第1と第2のプロセッサの一方のプロセッサでのプロセスの負荷の合計が所定の水準より軽いことが判定された際に、該判断結果に従って上記一方のプロセッサのプロセスを上記第1と第2のプロセッサの他方のプロセッサへ情報伝達し、その後上記一方のプロセッサに対応する上記第1と第2の供給/遮断回路の一方はクロック信号の供給を停止することを特徴とするオンチップマルチプロセッサシステム。