Pat
J-GLOBAL ID：200903015722271478
ディスプレイ装置及びディスプレイ走査方法
Inventor：
Applicant, Patent owner：
Agent (1)：
中村 稔 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997092695
Publication number (International publication number)：1998233981
Application date： Mar. 06, 1997
Publication date： Sep. 02, 1998
Summary：
【要約】【課題】 従来の走査方法で薄膜トランジスタ液晶ディスプレイを走査すると、アレイ内の寄生その他のキャパシタンスに起因して画素の輝度に揺らぎが発生する。【解決手段】 本発明の方法は、寄生キャパシタンスに起因するディスプレイの望ましくない輝度の揺らぎを排除する薄膜トランジスタ液晶ディスプレイの走査方法を提供する。本方法は、ディスプレイの複数の行を同時に走査して画素の輝度の揺らぎを排除する。
Claim (excerpt)：
ディスプレイを駆動する方法であって、N行×M列に形成されたセルのマトリクスアレイを有するディスプレイ装置を準備する段階を備え、上記N及びMは正の整数であり、上記各セルはスイッチング要素に接続された画素を備え、上記各スイッチング要素は行電極及び列電極を有し、上記各セルは上記行電極に選択電圧を印加することによって選択され、また上記行電極に非選択電圧を印加することによって選択されないようになっており、上記N行の各セル内の上記行電極を行選択ラインに接続して行選択ライン1乃至Nを形成する段階と、上記M列の各セル内の上記列電極を列データラインに接続して列データライン1乃至Mを形成する段階と、N個の周期的電圧を準備する段階と、を更に備え、上記各周期的電圧は走査期間を有し、上記各走査期間は整数の掃引期間を含み、上記掃引期間は整数のブロック幅を含み、上記各掃引期間中の上記各周期的電圧は選択モード、または非選択モードにあり、上記選択モードにおいては、上記掃引期間の最後の上記ブロック幅の間は上記非選択電圧を、また上記掃引期間の残余の間は上記選択電圧を有し、上記非選択モードにおいては、上記全掃引期間にわたって上記非選択電圧を有しており、上記N個の周期的選択電圧を上記N行選択ラインに印加することによって上記セルの行1乃至Nを選択する手段を準備する段階と、ビデオ信号1乃至Mを準備する段階と、上記ビデオ信号1乃至Mを上記列データライン1乃至Mに印加する段階と、をも更に備えていることを特徴とする方法。
IPC (3)：
H04N 5/66 102
, G02F 1/133 550
, G09G 3/36
H04N 5/66 102 B
, G02F 1/133 550
, G09G 3/36
