Pat

J-GLOBAL ID：200903015737268376

半導体装置及びその製造方法

Inventor： 堤 聡明
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外4名)
Gazette classification：公開公報
Application number (International application number)：1995007383
Publication number (International publication number)：1996204032
Application date： Jan. 20, 1995
Publication date： Aug. 09, 1996
Summary：

【要約】【目的】 素子の基板占有面積を縮小させることにより、高集積化に適した構造とする。【構成】 不純物拡散層203が形成された基板201上に層間絶縁膜204が形成され、この層間絶縁膜204を貫通して形成された第1のホール205内に、ソース領域となるN型の第1の半導体層206aとチャネル領域となるP型の第2の半導体層206bと、ドレイン領域となるN型の第3の半導体層206cとの三層構造の半導体層206が埋め込まれ、この半導体層206に形成された第2のホール209内に第1の絶縁薄膜210を介して縦方向にフローティングゲート211とこのフローティングゲート211と第2の絶縁薄膜212を介して縦方向にコントロールゲート213が形成されている。【効果】 縦形の半導体装置とすることで、基板の素子占有面積が減少する。

Claim (excerpt)：

半導体基板上に形成された絶縁膜、この絶縁膜を貫通して形成された第1のホール内に埋め込まれたソース/ドレイン領域の一方となる第1導電型である第1の半導体層と、この第1の半導体層上に形成され縦方向にチャネル領域を形成する第2導電型である第2の半導体層と、この第2の半導体層上に形成され、ソース/ドレイン領域の他方となる第1導電型である第3の半導体層とからなる三層構造の半導体層を備えるとともに、この三層構造の半導体層の上記第2及び第3の半導体層を貫通して形成された第2のホール内に、この第2のホールの内側壁に第1の絶縁薄膜を介して縦方向に形成された所定厚さのフローティングゲート、及び上記フローティングゲートの内側壁に第2の絶縁薄膜を介して縦方向に形成されたコントロールゲートを備えたことを特徴とする半導体装置。

IPC (4)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2)：

H01L 29/78 371 ,  H01L 27/10 434