Pat
J-GLOBAL ID：200903015742164660

信号レベルシフト回路

Inventor：
前嶋 利夫

About 前嶋 利夫

, 
戸田 彰彦

About 戸田 彰彦


Applicant, Patent owner：
ヤマハ株式会社

About ヤマハ株式会社


Agent (1)： 志賀 正武 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002128890
Publication number (International publication number)：2003174357
Application date： Apr. 30, 2002
Publication date： Jun. 20, 2003
Summary：
【要約】【課題】 入力側の信号レベルを与える電源電圧が低下しても貫通電流が発生することのない信号レベルシフト回路を提供すること。【解決手段】 電源電圧検出回路DTにより、入力信号INの信号レベルを与える電源VDDLの電圧の低下を検出する。レベルシフト段LS1のPMOSトランジスタTP1,TP2(負荷回路部)とNMOSトランジスタTN1,TN2(駆動回路部)との電流経路上には、NMOSトランジスタTN3からなるスイッチ回路が設けられており、電源VDDLの電圧低下が検出された場合、このスイッチ回路が開放する。従って、電源VDDLが低下し、NMOSトランジスタTN1,TN2が共にオン状態になったとしても、レベルシフト段LS1において貫通電流の発生が有効に阻止される。
Claim (excerpt)：
第1の信号レベルを有する信号を入力して、前記第1の信号レベルとは異なる第2の信号レベルを有する信号を出力する信号レベルシフト回路において、前記第2の信号レベルを与える第2の電源と該第2の信号レベルが現れるべきノードとの間に接続された負荷回路部と、前記第1および第2の信号レベルに対する基準電位を与える第3の電源と前記第2の信号レベルが現れるべきノードとの間に接続され、前記第1の信号レベルを受けて前記負荷回路部を駆動する駆動回路部と、前記第1の信号レベルを与える第1の電源の電圧を検出して、前記負荷回路部および駆動回路部が前記第2の電源と前記第3の電源との間に形成する電流経路を遮断する遮断回路部と、を備えたことを特徴とする信号レベルシフト回路。
IPC (3)：
H03K 19/0185 ,  H03K 17/16 ,  H03K 5/02
FI (3)：
H03K 17/16 L ,  H03K 5/02 L ,  H03K 19/00 101 E
F-Term (38)：
5J039CC03 ,  5J039CC18 ,  5J039KK00 ,  5J039KK04 ,  5J039KK10 ,  5J039KK34 ,  5J039MM08 ,  5J055AX27 ,  5J055BX00 ,  5J055CX27 ,  5J055DX22 ,  5J055DX56 ,  5J055DX83 ,  5J055EX07 ,  5J055EY01 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ08 ,  5J055EZ20 ,  5J055EZ31 ,  5J055FX20 ,  5J055FX37 ,  5J055GX01 ,  5J055GX04 ,  5J055GX05 ,  5J055GX06 ,  5J056AA11 ,  5J056BB19 ,  5J056CC14 ,  5J056CC21 ,  5J056DD13 ,  5J056DD29 ,  5J056EE07 ,  5J056EE11 ,  5J056FF08 ,  5J056GG09 ,  5J056KK01 ,  5J056KK03
Patent cited by the Patent：
Cited by applicant (8)
Show all
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM