Pat
J-GLOBAL ID：200903015765433668
素子分離法及び半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
高月 亨
Gazette classification：公開公報
Application number (International application number)：1995119570
Publication number (International publication number)：1996316224
Application date： May. 18, 1995
Publication date： Nov. 29, 1996
Summary：
【要約】【目的】 酸化防止膜の側壁にポリSiサイドウォールを形成した後、選択酸化することにより素子分離絶縁領域を形成する場合においても、サイドウォールを構成するポリSiの未酸化部(ポリSi残り)が不都合を生じず、よって素子間リーク等の悪影響の生じない素子分離法、及びこれを用いた半導体装置の製造方法を提供する。【構成】 SiN等の酸化防止膜2の側壁にポリSiサイドウォール4a,4bを形成した後、選択酸化することにより素子分離絶縁領域5(LOCOS)を形成して素子分離を行う際、酸化防止膜2の側壁と、ポリSiサイドウォールとの間(必要に応じて更にポリSiサイドウォールと基板1との間)に酸化膜3を形成する。
Claim (excerpt)：
酸化防止膜の側壁にポリシリコンサイドウォールを形成した後、選択酸化することにより素子分離絶縁領域を形成する素子分離法において、酸化防止膜側壁と、ポリシリコンサイドウォールとの間に酸化膜を形成することを特徴とする素子分離法。
IPC (2)：
FI (2)：
H01L 21/94 A
, H01L 21/76 M
