Pat

J-GLOBAL ID：200903015767045738

半導体装置及びその製造方法

Inventor： 大黒 達也
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1994233936
Publication number (International publication number)：1996097420
Application date： Sep. 29, 1994
Publication date： Apr. 12, 1996
Summary：

【要約】【構成】 MOSFETのソース・ドレイン拡散層102a、102bの表面にNi2 Si膜 108を形成した後、基板 101表面にポリシリコン膜 112もしくは金属膜 122を形成する。そして熱処理することにより、NiSi膜108a、 109もしくはNiと金属膜の化合物膜109aを形成する。このように拡散層 102表面のシリサイド膜108aを接合から十分距離をもって形成し、さらに、厚く低抵抗膜108a、 109、109aを形成する。【効果】 以上のように、接合から、十分距離を保つことにより、リーク電流の発生を抑えることができ、又厚い低抵抗膜を形成できることからトランジスタの低抵抗化が図れる。

Claim (excerpt)：

表面にゲート絶縁膜が形成された半導体基板と、前記ゲート絶縁膜表面に形成されたゲート電極と、前記半導体基板表面の前記ゲート絶縁膜の両脇に形成されたソース・ドレイン拡散層と、前記ソース・ドレイン拡散層表面に形成された金属シリサイドからなる第1の膜と、前記第1の膜の表面に形成され、少なくとも前記第1の膜に含まれる金属が含まれた第2の膜が形成されることを特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 29/43

FI (2)：

H01L 29/78 301 X ,  H01L 29/46 T