Pat
J-GLOBAL ID：200903015830178603
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992033664
Publication number (International publication number)：1993235056
Application date： Feb. 20, 1992
Publication date： Sep. 10, 1993
Summary：
【要約】【目的】 半導体装置及びその製造方法に係り,特に,ヘテロ接合により形成される2次元電子(又は正孔)ガスを利用する半導体装置及びその製造方法に関し,寄生抵抗を低くし,かつしきい値調整を容易にすることを目的とする。【構成】 半導体基体1, 2上にチャネルとなる第1の化合物半導体層3,ソース・ドレインとなる第2の化合物半導体層4を順に成長する工程と,第2の化合物半導体層4上に絶縁層5を形成する工程と, マスクを用いて絶縁層5及び第2の化合物半導体層4をエッチングして除去し,第1の化合物半導体層3を露出する開孔7を形成する工程と, 開孔7の第2の化合物半導体層4側面に絶縁膜側壁8を形成する工程と,露出した第1の化合物半導体層3上に電子供給層となる第3の化合物半導体層9を成長する工程と,第3の化合物半導体層9上にゲート電極となる導体層10を堆積する工程とを有するように構成する。
Claim (excerpt)：
半導体基体(1, 2)上に形成されたチャネルとなる第1の化合物半導体層(3) と,該第1の化合物半導体層(3) 上に設けられソース及びドレインとなる第2の化合物半導体層(4) と,該第1の化合物半導体層(3) の表面上に設けられかつ側面が該第2の化合物半導体層(4) の側面と絶縁膜(8) を介して接し,電子(又は正孔)供給層となる第3の化合物半導体層(9) と,該第3の化合物半導体層(9) 上にゲート電極となる導体層(10)とを有することを特徴とする半導体装置。
IPC (4)：
H01L 21/338
, H01L 29/812
, H01L 21/302
, H01L 29/50
