Pat
J-GLOBAL ID：200903015854216972
表示素子
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 晴敏
Gazette classification：公開公報
Application number (International application number)：1994222589
Publication number (International publication number)：1996062581
Application date： Aug. 24, 1994
Publication date： Mar. 08, 1996
Summary：
【要約】【目的】 冗長性を目的として一対の等価な走査回路を内蔵する表示素子において、共通の入力端子から供給されるクロック信号の波形なまりや位相ずれを防止する。【構成】 表示素子1は画像を表示する画素アレイ部2と、その周辺に配置され外部から供給されるクロック信号に応じて動作し画素アレイ部2を駆動する走査部と、クロック信号を外部から受け入れる入力端子4とを備えている。走査部は画素アレイ部2の左右両側に分割配置した一対の互いに等価な垂直走査回路3a,3bを含んでおり、共通の入力端子4から分岐した配線5に各々接続され、共通のクロック信号に応じて動作し両側から同時に画素アレイ部2を駆動する。各垂直走査回路3a,3bの直前の位置で配線5にバッファ8a,8bを介在させ、両垂直走査回路3a,3bに入力されるクロック信号を夫々整形する。さらには、入力端子4から分岐した長さが互いに相違する配線5の一方に、クロック信号の位相を調整する抵抗成分又は容量成分を付加しても良い。
Claim (excerpt)：
画像を表示する画素アレイ部と、その周辺に配置され外部から供給されるクロック信号に応じて動作し該画素アレイ部を駆動する走査部と、該クロック信号を外部から受け入れる入力端子とを備えた表示素子であって、前記走査部は該画素アレイ部の両側に分割配置した一対の互いに等価な走査回路を含んでおり、共通の入力端子から分岐した配線に各々接続され、共通のクロック信号に応じて動作し両側から同時に画素アレイ部を駆動すると共に、各走査回路の直前の位置で該配線にバッファを介在させ、両走査回路に入力されるクロック信号を夫々整形する事を特徴とする表示素子。
IPC (3)：
G02F 1/133 550
, G09G 3/20
, G09G 3/36
Cited by applicant (1)
Cited by examiner (1)
Return to Previous Page
