Pat

J-GLOBAL ID：200903015915970314

液晶表示素子の製造方法および製造装置

Inventor： 矢野 知隆 ,  岩丸 達也 ,  小川 進
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 武 顕次郎
Gazette classification：公開公報
Application number (International application number)：1994075016
Publication number (International publication number)：1995281142
Application date： Apr. 13, 1994
Publication date： Oct. 27, 1995
Summary：

【要約】【目的】上下基板を一対として組み合わせにおける選別組合せミスを解消する。【構成】1枚の原基板上に複数の上基板部を形成した上原基板と下原基板のそれぞれを分割して個別の上基板と下基板の対を得る方法において、前工程から渡された上下原基板1(5)のそれぞれに形成された上基板部および下基板部の各良否を検査して、当該上原基板および下原基板に付された原基板識別記号および上記各基板部に付された基板識別符号に対応させてデータ処理を施し、前記複数の上基板部と下基板部のそれぞれの良否パターン毎に分類した検査データを得、検査データのパターン毎に前記上原基板および下原基板を分類選別する。

Claim (excerpt)：

1枚の原基板上に複数の上基板部を形成した上原基板、および1枚の原基板上に複数の下基板部を形成した下原基板のそれぞれを分割して個別の上基板と下基板の対を得る工程を含む液晶表示素子の製造方法において、前工程から渡された上原基板および下原基板のそれぞれに形成された上基板部および下基板部の各良否を検査して、当該上原基板および下原基板に付された原基板識別記号および上記各基板部に付された基板識別符号に対応させてデータ処理を施して前記複数の上基板部と下基板部のそれぞれの良否パターン毎に分類した検査データを得、上記検査データのパターン毎に前記上原基板および下原基板を分類選別した後、前記上原基板および下原基板を個別の上基板および下基板に切断分離して個別の上基板と下基板の対を得る工程を含む液晶表示素子の製造方法。

IPC (2)：

G02F 1/13 101 ,  G02F 1/1333 500