垂直型トランジスタの回路接続アーキテクチャ

Inventor： , ,
Applicant, Patent owner：
Agent (1)：岡部正夫 (外11名)
Gazette classification：公開公報
Application number (International application number)：2001256229
Publication number (International publication number)：2002158350
Application date： Aug. 27, 2001
Publication date： May. 31, 2002
Summary：

【要約】 (修正有)【課題】半導体層の中または半導体層に隣接した領域の間を接続するための構造を開示すること。【解決手段】本デバイスは第1の層100と、第1の層100の中に形成された第1のソース/ドレイン領域152を有する第1のMOSFET180とを含む。チャネル領域は第1の層100の上に形成され、第2のソース/ドレイン領域152はチャネル領域160の上に形成される。本デバイスはまた、第1の層100の中に形成された第1のソース/ドレイン領域154を有する第2のMOSFET190を含む。第2のMOSFET190のチャネル領域162は第1の層100の上に形成され、第2のソース/ドレイン領域154はチャネル領域162の上に形成される。導電層120は、各MOSFETの第1のソース/ドレイン領域の間に置かれて、1つの第1のソース/ドレイン領域152から他の第1のソース/ドレイン領域154に電流を導く。

Claim (excerpt)：

集積回路構造であって、平面に沿って形成された主表面を有する半導体層と、該表面の中で離れた位置に形成された第1のドープ領域および第2のドープ領域と、該第1の領域の上にあり、該第1の領域とは伝導形が異なる第3のドープ領域と、前記第1の領域と前記第2との領域の間で前記平面の上に形成された導電層であって、前記ドープ領域の間に電気接続を提供する導電層とを備える集積回路構造。

IPC (6)：

H01L 29/78 , H01L 29/78 653 , H01L 21/8238 , H01L 21/8244 , H01L 27/092 , H01L 27/11

FI (4)：

H01L 29/78 653 B , H01L 29/78 301 X , H01L 27/10 381 , H01L 27/08 321 A

F-Term (37)：

5F048AC03 , 5F048BB05 , 5F048BD07 , 5F048BF06 , 5F048BF16 , 5F048BG01 , 5F048BG13 , 5F083BS02 , 5F083BS14 , 5F083BS27 , 5F083GA09 , 5F083JA35 , 5F083JA40 , 5F083NA01 , 5F083PR40 , 5F140AA00 , 5F140AB03 , 5F140AC23 , 5F140AC32 , 5F140BA01 , 5F140BA05 , 5F140BB04 , 5F140BB06 , 5F140BB13 , 5F140BC12 , 5F140BF01 , 5F140BF04 , 5F140BF43 , 5F140BF44 , 5F140BH05 , 5F140BH30 , 5F140BJ01 , 5F140BJ08 , 5F140BJ10 , 5F140BK15 , 5F140CB04 , 5F140CE07

Patent cited by the Patent：

Cited by examiner (3)

半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平5-345126 Applicant：三菱電機株式会社
特開平2-003271
特開昭60-095970

Return to Previous Page