Pat
J-GLOBAL ID：200903016068603560
短絡保護回路
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992109913
Publication number (International publication number)：1993308717
Application date： Apr. 28, 1992
Publication date： Nov. 19, 1993
Summary：
【要約】【目的】半導体装置の制御端子への信号通路を開閉するスイッチング手段への動作信号の伝達に遅延時間を設け、判定回路の出力からスイッチング手段が通常動作と短絡保護動作かを判断するように動作することを最も主要な特徴とする。【構成】駆動回路1 はIGBT 4をオン,オフ制御する。スイッチ回路3 は駆動回路1 とIGBT 4のゲートとの間の信号通路を開閉する。 ANDゲート回路2 はノード11,12を2入力とする。遅延回路7 , 8は ANDゲート回路2 の出力を遅延させそれぞれスイッチ回路3 、IGBT 4の短絡保護時にオンするスイッチ回路3 に供給される。IGBT 4のオフからオンの通常動作時、 ANDゲート回路2 の出力はノード12の変化で2回変化する。スイッチ回路3 は一瞬オフするが、すぐオンに戻る。IGBT4の制御端子へのターンオン信号は問題なく供給される。短絡電流発生時では、スイッチ回路3 はオフのままで、すぐスイッチ回路6 がゲート電圧を放電する。
Claim (excerpt)：
半導体装置のオン,オフを制御する制御信号発生手段と、前記制御信号発生手段と前記半導体装置の制御端子との間の信号通路を開閉するスイッチング手段と、前記制御信号発生手段からの制御信号を検出する第1の検出手段と、前記半導体装置の出力電流通路の両端の電位差を検出する第2の検出手段と、前記第1、第2の検出手段の検出結果に応じて前記スイッチング手段を制御する判定回路と、前記判定回路の出力を判定結果として前記制御回路へ伝達するのに遅延時間を設定する遅延回路と、前記半導体装置が短絡状態のとき、この半導体装置の出力電流通路と制御端子間に蓄積されている電荷を放電させるための放電回路とを具備したことを特徴とする短絡保護回路。
IPC (2)：
Return to Previous Page
