Pat

J-GLOBAL ID：200903016129524404

半導体装置の実装構造

Inventor： 倉持 俊幸
Applicant, Patent owner： 富士通株式会社
Agent (1)： 中島 洋治 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991345934
Publication number (International publication number)：1993183079
Application date： Dec. 27, 1991
Publication date： Jul. 23, 1993
Summary：

【要約】【目的】 半導体装置の実装構造に関し,高密度実装と高放熱冷却効率とを両立させる。【構成】 複数個の半導体ベアチップ13が,下部実装基板11および上部実装基板12の間に,各実装基板に対して垂直に植立されている。隣接する半導体ベアチップ13同士は,半導体ベアチップ13を冷却するための冷却流体が滑らかに通過できる冷却流体通路14の間隔をもって配置されている。各半導体ベアチップ13と下部実装基板11および上部実装基板12とは,電気的に接続されている。下部実装基板11の外周部と上部実装基板12の外周部との間に側壁15が設けられている。側壁15に,半導体ベアチップ13を冷却するための冷却流体を導入または排出する冷却流体導入排出口16a,16bが設けられている。

Claim (excerpt)：

実装基板に複数個の半導体ベアチップをマウントする半導体装置の実装構造であって,複数個の半導体ベアチップが,実装基板上に,該実装基板に対して垂直に植立されており,隣接する半導体ベアチップ同士は,半導体ベアチップを冷却するための冷却流体が滑らかに通過できる間隔をもって配置されており,各半導体ベアチップと実装基板とが,電気的に接続されていることを特徴とする半導体装置の実装構造。