Pat
J-GLOBAL ID：200903016185885940
MOSゲート回路及びその駆動方法
Inventor：
Applicant, Patent owner：
Agent (1)：
三好 秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996057913
Publication number (International publication number)：1996316823
Application date： Mar. 14, 1996
Publication date： Nov. 29, 1996
Summary：
【要約】【課題】 CMOSを構成するトランジスタのオン抵抗(内部抵抗)等に起因したエネルギー損失を削減して消費電力の低減を図ることができるMOSゲート回路を提供する。【解決手段】 内部回路素子の動作速度より遅い繰返し周期を有した2相の交流電源511,512を用いて、相互に接続された複数段からなるMOSゲート回路611,612,......を駆動する。この2相の交流電源のうち、一方の位相が高電位、かつ、他方の位相が低電位である場合にのみ導通するトランジスタ(Tr1 ,Tr2 ,Tr3 ,Tr4 )等のカットオフ手段を各段のMOSゲート回路611,612の両側に、2相の交流電源511,512の出力線に接続してそれぞれ設けている。所定の段(Ni 段)のMOSゲート回路611が動作していない場合には、次段(Ni+1 段)のMOSゲート回路612が電荷を保持するようにする。2相の交流電源の繰返し周期が長いため、MOSゲート回路の内部抵抗に過渡的に大きな電位差が加わることが回避され、内部抵抗による消費電力が削減される。
Claim (excerpt)：
MOSトランジスタからなる第1の内部回路素子、該第1の内部回路素子に電源電圧を供給するための第1、および第2の電源供給端子とを具備する第1の内部回路と、該第1の内部回路の第1の電源供給端子に一方の端子を接続された第1のカットオフ手段と、該第1の内部回路の第2の電源供給端子に一方の端子を接続された第2のカットオフ手段と、該第1のカットオフ手段の他方の端子に接続された第1の位相を有する第1の交流電源と、該第2のカットオフ手段の他方の端子に接続された第2の位相を有する第2の交流電源、とから少なくとも構成され、該第1、第2の交流電源は該第1の内部回路素子の動作速度よりも遅い繰り返し周期を有し、該第1および第2の位相は互いに逆位相であり、該第1の位相が高電位の時にのみ該第1の内部回路素子が導通状態となることを特徴とするMOSゲート回路。
IPC (3)：
H03K 19/0948
, H03K 17/04
, H03K 17/687
H03K 19/094 B
, H03K 17/04 E
, H03K 17/687 A
