Pat
J-GLOBAL ID：200903016214812222
構成メモリおよびデジタルシステム、ならびに、プログラマブルロジックデバイスを構成かつプログラムする方法および構成メモリをプログラムする方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997192423
Publication number (International publication number)：1998135819
Application date： Jul. 17, 1997
Publication date： May. 22, 1998
Summary：
【要約】【課題】 インシステムでプログラム可能な、情報を記憶するための構成メモリを提供する。【解決手段】 該構成メモリは、JTAG(IEEE標準1149-1)命令を使用してプログラムすることが可能である。さらに、該構成メモリ内の構成データを使用したプログラマブルロジックデバイスの構成は、JTAG命令で開始され得る。構成メモリパッケージ内には、プルアップ抵抗器が組込まれる。
Claim (excerpt)：
情報を記憶するのに使用するための構成メモリであって、前記情報を記憶するためのメモリアレイと、データ出力ポートとを含み、前記データ出力ポートは前記メモリアレイに結合され、前記情報は前記データ出力ポートを介して前記構成メモリから転送可能であり、さらに、前記メモリアレイに結合されてJTAG命令を受取るためのJTAGポートと、JTAG回路とを含み、前記JTAG回路は前記JTAGポートからJTAG命令のグループのうちの1つの命令を受取りかつ前記JTAG命令に従って前記構成メモリの動作を制御することが可能である、構成メモリ。
IPC (2)：
FI (2)：
H03K 19/177
, G06F 7/00 E
Cited by applicant (1)
Cited by examiner (1)
Return to Previous Page
