Pat
J-GLOBAL ID：200903016263761790
半導体集積回路およびその作製方法
Inventor：
,
,
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1992275396
Publication number (International publication number)：1993232515
Application date： Sep. 19, 1992
Publication date： Sep. 10, 1993
Summary：
【要約】 (修正有)【目的】 絶縁基板上での集積回路の作製においてマスク合わせの工程の少ない作製方法を提供し、得られる集積回路の信頼性を高め、歩留りを向上させる。【構成】 絶縁性基板101上に形成された薄膜トランジスタ等の多層配線を有する薄膜状半導体素子において、該半導体素子に形成されたゲイト電極106・配線等の第1の金属配線の表面を陽極酸化することによって、その表面に絶縁性の被膜109を形成し、その上に直接、あるいは別に層間絶縁物を形成したのち、ソース・ドレイン電極あるいは配線等の第2の金属配線110,111を形成する。
Claim (excerpt)：
絶縁表面を有する基板上に形成された半導体被膜とその上に形成された絶縁被膜と前記絶縁被膜上に形成され、上面と側面が金属の酸化物を主成分とする材料によって被覆された金属を主成分とするゲイト電極とを有する薄膜トランジスタと、基板上に形成された前記絶縁被膜と同一材料からなる絶縁被膜と、その上に形成された前記ゲイト電極と同一材料からなり、前期金属酸化物を主成分とする材料によって被覆され、ゲイト電極に接続した配線と、前記配線の前記金属酸化物を主成分とする材料上に形成されたドレイン配線とを有することを特徴とする半導体集積回路。
IPC (2)：
G02F 1/136 500
, H01L 29/784
Cited by examiner (6)
Show all
Return to Previous Page
