Pat

J-GLOBAL ID：200903016304599951

半導体装置の製造方法

Inventor： 矢野 博之
Applicant, Patent owner： 株式会社東芝
Agent (1)： 三好 秀和 (外4名)
Gazette classification：公開公報
Application number (International application number)：1991347491
Publication number (International publication number)：1993182885
Application date： Dec. 27, 1991
Publication date： Jul. 23, 1993
Summary：

【要約】【目的】 位置合わせマークを残し、パタ-ン転写の際の位置合わせが容易にできることを目的とする。【構成】 半導体基板1上に第1のパターンが形成されると共に、第1のパターンと第1のパターン上に転写される第2のパターンとの位置合わせを行なう位置合わせマークAが形成された半導体装置の製造方法において、位置合わせマークAの深さを第1のパターンの深さより深く形成する。

Claim (excerpt)：

半導体基板上に第1のパターンが形成されると共に、前記第1のパターンと前記第1のパターン上に転写される第2のパターンとの位置合わせを行なう位置合わせマークが形成された半導体装置の製造方法において、前記位置合わせマークの深さを前記第1のパターンの深さより深く形成することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/027 ,  H01L 21/3205 ,  H01L 21/90

FI (2)：

H01L 21/30 301 M ,  H01L 21/88 B