Pat

J-GLOBAL ID：200903016329386839

半導体装置の製造方法

Inventor： 中尾 宏
Applicant, Patent owner： 富士通株式会社
Agent (1)： 眞鍋 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999149266
Publication number (International publication number)：2000340682
Application date： May. 28, 1999
Publication date： Dec. 08, 2000
Summary：

【要約】【課題】 半導体装置の製造方法に関し、MNCを利用する微細フラッシュ・メモリ、EEPROM、単電子メモリなどの半導体装置の製造時に、MNCから金属粒子が再蒸発することを抑止し、MNCに再分布が起こらないようにする。【解決手段】 p-Si基板11上にゲート絶縁膜12を形成し、Sbのイオンをゲート絶縁膜12中に注入し、Wゲート電極15Gなど、或いは、Wゲート電極15Gとサイド・ウォール18Sとをマスクにソース領域及びドレイン領域を構成する不純物であるAsのイオンを基板11中に注入し、熱処理を行ってゲート絶縁膜12中にイオン注入されたSbのナノクリスタル化、即ち、フローティング・ゲート13Gの生成と、基板11中にイオン注入されたAsを活性化して低不純物濃度ソース領域17Sと高不純物濃度ソース領域19S及び低不純物濃度ドレイン領域17Dと高不純物濃度ドレイン領域19Dの形成を同時に実施する。

Claim (excerpt)：

基板上にゲート絶縁膜を形成してから金属ナノクリスタルの材料である金属のイオンを該ゲート絶縁膜中に注入する工程と、ゲート或いはゲート及びサイド・ウォールをマスクとしてソース領域及びドレイン領域を構成する不純物のイオンを該基板中に注入する工程と、熱処理を行って該ゲート絶縁膜中にイオン注入された金属のナノクリスタル化及び該基板中にイオン注入された不純物の活性化を同時に実施する工程とが含まれてなることを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2)：

H01L 29/78 371 ,  H01L 27/10 434

F-Term (23)：

5F001AA01 ,  5F001AA04 ,  5F001AA19 ,  5F001AD12 ,  5F001AD17 ,  5F001AF07 ,  5F001AG12 ,  5F001AG21 ,  5F001AG30 ,  5F083EP02 ,  5F083EP09 ,  5F083EP23 ,  5F083EP63 ,  5F083EP68 ,  5F083ER22 ,  5F083FZ01 ,  5F083GA30 ,  5F083JA31 ,  5F083JA39 ,  5F083PR03 ,  5F083PR21 ,  5F083PR34 ,  5F083PR36