Pat

J-GLOBAL ID：200903016340783793

ヘテロ接合FET

Inventor： 春山 純志
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993300257
Publication number (International publication number)：1995153937
Application date： Nov. 30, 1993
Publication date： Jun. 16, 1995
Summary：

【要約】【目的】ミリ波帯で使用するヘテロ接合FETにおいて大信号動作時に線形利得を低下させず、かつ飽和入力電圧付近の線形利得の伸びを向上させながら、高出力、高耐圧が得られる事を目的とする。【構成】半絶縁性GaAs基板1上にノンドープGaAsバッファ層2、ノンドープIn0.2 Ga0.8 Asチャネル層3、第一のシリコンドープGaAs層4、シリコンドープAlGaAs層5、ノンドープAlGaAs層6、を積層し、6上にショットキーゲートを形成する。5,6によりゲートショットキー接合での、トンネリング電流、鏡像効果等に起因した熱電子放出電流は低減され、ゲート逆方向リーク電流は大きく低減される。

Claim (excerpt)：

半導体基板上に順に成長した、ノンドープInGaAs層、第一のシリコンドープあれたGaAs層、シリコンドープされたAlGaAs層、ノンドープAlGaAs層、第二のシリコンドープされたGaAs層を有し、ノンドープAlGaAs層にショットキー接合を形成したゲート電極、第二のGaAs層にオーミック接合を形成したドレイン、ソース電極を備える事を特徴とするヘテロ接合FET。

IPC (3)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812