Pat

J-GLOBAL ID：200903016387554393

半導体装置の製造方法

Inventor： 渡辺 慎也
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1999163573
Publication number (International publication number)：2000353688
Application date： Jun. 10, 1999
Publication date： Dec. 19, 2000
Summary：

【要約】【課題】 窒化シリコン膜上に酸化シリコン膜を積層した膜を連続エッチングしてコンタクトホールを形成する際に、コンタクトホールがボーイング形状になる、窒化シリコン膜のエッチングレートが低下する、エッチングチャンバ内のパーティクル数が多くなる等の問題の解決を図る。【解決手段】 窒化シリコン膜21上に酸化シリコン膜22を積層した膜をドライエッチングによって加工する工程を備えた製造方法において、このドライエッチングは同一チャンバ内で行う方法であって、酸化シリコン膜22を窒化シリコン膜21に対して選択的にドライエッチング加工する工程と、酸素とフッ素含有ガスと希ガスとを含むエッチングガスを用いて、酸化シリコン膜22のドライエッチングで発生したポリマーをドライエッチングにより除去する工程と、窒化シリコン膜21をドライエッチング加工する工程とを備えている。

Claim (excerpt)：

窒化シリコン膜上に酸化シリコン膜が積層されてなる絶縁膜をドライエッチングによって加工する工程を備えた半導体装置の製造方法において、前記ドライエッチングは、エッチング装置の同一チャンバ内で行い、ドライエッチングにより前記酸化シリコン膜を前記窒化シリコン膜に対して選択的に加工する工程と、酸素とフッ素含有ガスと希ガスとを含むエッチングガスを用いて、前記酸化シリコン膜のドライエッチングで発生したポリマーをドライエッチングにより除去する工程と、ドライエッチングにより前記窒化シリコン膜を加工する工程とを備えたことを特徴とする半導体装置の製造方法。

FI (2)：

H01L 21/302 N ,  H01L 21/302 F

F-Term (16)：

5F004AA00 ,  5F004BA13 ,  5F004DA00 ,  5F004DA02 ,  5F004DA04 ,  5F004DA16 ,  5F004DA18 ,  5F004DA23 ,  5F004DA26 ,  5F004DB00 ,  5F004DB02 ,  5F004DB03 ,  5F004DB07 ,  5F004EA28 ,  5F004EB01 ,  5F004EB03