Pat
J-GLOBAL ID：200903016505552546
マルチチップモジュール
Inventor：
Applicant, Patent owner：
Agent (1)：
若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1998144120
Publication number (International publication number)：1999340416
Application date： May. 26, 1998
Publication date： Dec. 10, 1999
Summary：
【要約】【課題】 セラミック基板の両面に素子を実装して実装効率を向上させ、かつ、外部端子を有する基板を取り付け、素子と外部回路との電気的接続を容易にする。【解決手段】 シールド電極を内装するとともにスルーホールを備える第1の基板と、第1の基板の一方の面に設けられ、第1の基板と第1の導電性物質を介して電気的および機械的に接続される半導体素子と、スルーホールを備える第2の基板と、第1の基板の他方の面に設けられ、第1の基板と第2の導電性物質を介して電気的および機械的に接続されるフィルタ素子と、第1の基板の他方の面に設けられ、スルーホールおよび第1の導電性物質を介して半導体素子と電気的に接続される外部端子を備える第2の基板とを具備し、実装効率を高め軽量化を図る。
Claim (excerpt)：
シールド電極を内装するとともにスルーホールを備える第1の基板と、前記第1の基板の一方の面に設けられ、該第1の基板と第1の導電性物質を介して電気的および機械的に接続される半導体素子と、スルーホールを備える第2の基板と、前記第1の基板の他方の面に設けられ、該第1の基板と第2の導電性物質を介して電気的および機械的に接続される少なくとも1つ以上のフィルタ素子と、前記第1の基板の他方の面に設けられ、前記スルーホールおよび第1の導電性物質を介して前記半導体素子と電気的に接続される外部端子を備える第2の基板と、を有することを特徴とするマルチップモジュール。
IPC (3)：
H01L 25/065
, H01L 25/07
, H01L 25/18
