Pat

J-GLOBAL ID：200903016525641405

半導体集積回路およびその作製方法

Inventor： 張 宏勇 ,  武内 晃 ,  須沢 英臣
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1994137987
Publication number (International publication number)：1995321337
Application date： May. 26, 1994
Publication date： Dec. 08, 1995
Summary：

【要約】【目的】 薄膜トランジスタにおいて、2層目配線の段切れを防止する。【構成】 概略三角形状の絶縁物110および111を陽極酸化物被膜107および窒化珪素膜108で被覆されたゲイト電極およびそれの延長の配線105、106の側面に形成する。この結果、ゲイト配線乗り越え部における段差が緩やかになり、2層目配線117が、ゲイト配線を乗り越える部分で段切れすることを抑制する。

Claim (excerpt)：

Nチャネル型の薄膜トランジスタを有する半導体集積回路において、ゲイト電極およびゲイト電極から延長するゲイト配線の少なくとも上面に密着して、該ゲイト電極およびゲイト配線を構成する材料を陽極酸化することによって得られた陽極酸化膜が存在し、該陽極酸化膜の少なくとも上面に密着して窒化珪素膜が存在し、該ゲイト電極およびゲイト配線の側面に概略三角形状の絶縁物が設けられており、該半導体集積回路のNチャネル型薄膜トランジスタは、ソース/ドレインに隣接し、前記概略三角形状の絶縁物の下部に前記ソース/ドレインよりもN型不純物の濃度の低い不純物領域が設けられていることを特徴とする半導体集積回路。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (2)：

H01L 29/78 311 P ,  H01L 29/78 311 G