Pat

J-GLOBAL ID：200903016582888034

半導体装置およびその製造方法

Inventor： 伊藤 眞宏
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 大垣 孝
Gazette classification：公開公報
Application number (International application number)：1996306899
Publication number (International publication number)：1998150162
Application date： Nov. 18, 1996
Publication date： Jun. 02, 1998
Summary：

【要約】【課題】 半導体装置内にキャパシタを形成する際の段差を無くす。【解決手段】 シリコン基板100上の中間絶縁膜109,112を貫通するように形成されたコンタクトホール113と、このコンタクトホール113の内壁面の少なくとも一部に隙間が生じるようにコンタクトホール113内に形成された第1のキャパシタ用電極114と、この第1のキャパシタ用電極114の表面を覆うように隙間内に形成されたキャパシタ用誘電体膜115と、このキャパシタ用誘電体膜115の表面を覆うように隙間内に形成された第2のキャパシタ用電極116とを備える。

Claim (excerpt)：

集積回路内に形成されたキャパシタを有する半導体装置において、前記半導体基板上の中間絶縁膜を貫通するように形成された開孔部と、この開孔部の内壁面との間の少なくとも一部に隙間が生じるように、この開孔部内に形成された第1のキャパシタ用電極と、この第1のキャパシタ用電極の表面を覆うように前記隙間内に形成されたキャパシタ用誘電体膜と、このキャパシタ用誘電体膜の表面を覆うように前記隙間内に形成された第2のキャパシタ用電極とを備えたことを特徴とする半導体装置。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (4)：

H01L 27/10 621 Z ,  H01L 27/04 C ,  H01L 27/10 621 C ,  H01L 27/10 681 B