Pat

J-GLOBAL ID：200903016595074583

走査回路および画像表示装置

Inventor： 酒井 保 ,  加藤 憲一 ,  久保田 靖
Applicant, Patent owner： シャープ株式会社
Agent (1)： 原 謙三
Gazette classification：公開公報
Application number (International application number)：1996128846
Publication number (International publication number)：1997311656
Application date： May. 23, 1996
Publication date： Dec. 02, 1997
Summary：

【要約】【課題】 簡単な回路構成で、デコーダ回路を用いた走査回路において、アドレス信号線に発生するクロス部の数を低減し、寄生容量の低減による低消費電力化を実現する。【解決手段】 それぞれ所定のビット信号が入力される複数本のアドレス信号線AL1 〜AL3 ・IAL1 のうちから供給されるmビットのビット信号の論理演算を施すことによりL(L≦2m )個の走査信号を順次出力するデコーダ回路DCを備えるとともに、非反転信号のみが入力されるビット信号を反転して、反転信号若しくは非反転信号を生成するインバータ回路6a〜6dが、アドレス信号線AL2 ・AL3 の途中に設けられている。

Claim (excerpt)：

それぞれ所定のビット信号が入力される複数本のアドレス信号線のうちから供給されるmビットのビット信号の論理演算を施すことによりL(L≦2m )個の走査信号を順次出力するデコーダ回路を備えた走査回路において、非反転信号のみが入力されるビット信号を反転して、反転信号若しくは非反転信号を生成するインバータ回路が、アドレス信号線の途中あるいはデコーダ回路の直前に設けられていることを特徴とする走査回路。

IPC (3)：

G09G 3/20 ,  G02F 1/133 505 ,  H04N 5/66 102

FI (3)：

G09G 3/20 R ,  G02F 1/133 505 ,  H04N 5/66 102 Z

Patent cited by the Patent：

Cited by examiner (1)

• 表示制御方法、装置、その製造方法及び画像表示装置
  Gazette classification：公開公報   Application number：特願平7-148799   Applicant：富士通株式会社