Pat

J-GLOBAL ID：200903016629022120

保護回路を具備する半導体装置および電子システム

Inventor： 坂本 光造 ,  吉田 功 ,  森川 正敏 ,  大高 成雄 ,  角田 英樹
Applicant, Patent owner： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993003886
Publication number (International publication number)：1993304450
Application date： Jan. 13, 1993
Publication date： Nov. 16, 1993
Summary：

【要約】【目的】 通常の入力信号では保護動作が解除されない半導体装置を提供すること。【構成】 チップ温度の異常上昇で温度検出回路の出力により、ラッチ回路のセット入力素子M1がオンすると、ラッチ回路がセットされ、制御素子M5がオンとなって、出力パワーMOSFETM0がオフされ、破壊から保護される。外部ゲートを0ボルトとしても、ラッチ回路はリセットされない。外部ゲートの電圧を、通常の入力信号の範囲外の電圧、例えば相当大きな負の電圧が印加されると、制御素子M5のゲート容量が放電され、ラッチ回路はリセットされて、始めて保護動作が解除される。尚、別端子のリセット端子からも、保護動作を解除できる。【効果】 出力パワーMOSFETM0の特性変動を防止できる。

Claim (excerpt)：

パワーMOSFETと、該パワーMOSFETの動作状態に関係した電気信号を検出する動作状態検出回路と、該動作状態検出回路の検出出力によって所定の状態にラッチされるラッチ回路と、上記所定の状態にラッチされたラッチ回路の出力によって上記パワーMOSFETのゲート・ソース間を導通状態とする制御素子と、上記パワーMOSFETのゲートに駆動信号を供給する外部ゲート端子とを具備してなり、該外部ゲート端子に供給される上記駆動電圧は上記動作状態検出回路と上記ラッチ回路との電源電圧としても利用され、上記駆動信号の信号レベルは所定の範囲に設定され、上記駆動信号の上記所定の範囲に設定された上記信号レベルと異なるレベルに設定された解除信号を上記外部ゲート端子に印加することにより、上記パワーMOSFETのゲート・ソース間が非導通状態となる如く上記制御素子を制御することを特徴とする半導体装置。

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭60-146527
  
• 特開平2-226808
  
• 特開平1-262477
  
• 特開平4-122120
  
• 特開平4-242316