Pat
J-GLOBAL ID:200903016652255506

半導体デバイスにおけるキャパシタ製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 三好 秀和 (外1名)
Gazette classification:公開公報
Application number (International application number):1998007699
Publication number (International publication number):1998233493
Application date: Jan. 19, 1998
Publication date: Sep. 02, 1998
Summary:
【要約】 (修正有)【課題】 シリコン下部電極の上に高誘電体の金属化合物を介在させて上部電極を形成した構成を有する半導体デバイスのキャパシタにおいて、金属化合物の熱処理によって静電容量が減少することのない半導体デバイスのキャパシタ製造方法を提供する。【解決手段】 半導体基板10の上にシリコン下部電極26を形成する段階と、前記下部電極の上に熱処理によって変質しない物質層を形成する段階と、前記熱処理によって変質しない物質層の上に高誘電体の物質を積層させる段階と、前記高誘電体物質を熱処理する段階と、前記高誘電体の物質の上に上部電極を形成させる段階とを備えることを特徴とする。
Claim (excerpt):
半導体基板の上にシリコン下部電極を形成する段階と、前記下部電極の上に熱処理によって変質しない物質層を形成する段階と、前記熱処理によって変質しない物質層の上に高誘電体の物質を積層する段階と、前記高誘電体物質を熱処理する段階と、前記高誘電体物質の上に上部電極を形成する段階とを備えることを特徴とする半導体デバイスにおけるキャパシタ製造方法。
IPC (5):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/318 ,  H01L 27/04 ,  H01L 21/822
FI (5):
H01L 27/10 651 ,  H01L 21/318 A ,  H01L 27/04 C ,  H01L 27/10 621 Z ,  H01L 27/10 621 C
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page