Pat

J-GLOBAL ID：200903016750563260

半導体装置の製造方法

Inventor： 加藤 吉和
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1997197110
Publication number (International publication number)：1999040776
Application date： Jul. 23, 1997
Publication date： Feb. 12, 1999
Summary：

【要約】【課題】 DRAMに用いられるキャパシタの電極の形成方法の改善に関する。【解決手段】 半導体基板11上に第1の窒化膜15を形成し、その上にキャパシタの下部電極12を形成し、その上に強誘電体膜13を形成し、その上にキャパシタの上部電極14を形成し、その上に酸化膜16を形成し、その上に第2の窒化膜17を形成し、第2の窒化膜17及び酸化膜16を介して、酸素イオンを、強誘電体膜13にイオンインプラ法によって注入すること。

Claim (excerpt)：

半導体基板上に第1の窒化膜を形成する工程と、前記第1の窒化膜上にキャパシタの下部電極を形成する工程と、前記下部電極上に強誘電体膜を形成する工程と、前記強誘電体膜上にキャパシタの上部電極を形成する工程と、前記上部電極上に酸化膜を形成する工程と、前記酸化膜上に第2の窒化膜を形成する工程と、前記第2の窒化膜及び前記酸化膜を介して、酸素イオンを、前記強誘電体膜にイオンインプラ法によって注入する工程とを有することを特徴とする半導体装置の製造方法。

IPC (8)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 29/78 371