Pat
J-GLOBAL ID:200903016758706183

半導体素子の三重ウェルの製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 長谷 照一 (外2名)
Gazette classification:公開公報
Application number (International application number):1997360514
Publication number (International publication number):1998199825
Application date: Dec. 26, 1997
Publication date: Jul. 31, 1998
Summary:
【要約】【課題】 半導体素子における三重ウェルの製造工程において、電子又は正孔の移動度の低下および漏洩電流の発生を防止できる三重ウェルを提供する。【解決手段】半導体素子の製造において、三重ウェルを形成するにあたり、まず半導体基板に水平に位置する第一の領域に第一の伝導型の不純物をイオン注入し、次に上記半導体基板の表面から上記第一の領域の一端まで垂直に位置しかつ上記第一の領域とともに第一のウェルをなし第三の領域を囲む第二の領域に第一の伝導型の不純物をイオン注入し、次いで上記第三の領域に第二の伝導型の不純物をイオン注入して上記第一のウェルで囲まれる第二のウェルを形成し、次いで上記第一のウェルと隣接する上記半導体基板に第二の伝導型の不純物をイオン注入して第三のウェルを形成する。nウェルで囲まれるpウェル領域に一つの伝導型の不純物のみがイオン注入されるので、各ウェル領域のドープ濃度の設計がし易くなる。
Claim (excerpt):
半導体基板に水平に位置する第1領域に第1伝導型の不純物をイオン注入する第1段階と、上記半導体基板の表面から上記第1領域の一端まで垂直に位置しかつ上記第1領域とともに第1ウェルをなし、第3領域を囲む第2領域に第1伝導型の不純物をイオン注入する第2段階と、上記第3領域に第2伝導型の不純物をイオン注入して上記第1ウェルで囲まれる第2ウェルを形成する第3段階と、上記第1ウェルと隣接する上記半導体基板に第2伝導型の不純物をイオン注入して第3ウェルを形成する第4段階とを含んでなる半導体素子の三重ウェルの製造方法
IPC (3):
H01L 21/265 ,  H01L 21/8238 ,  H01L 27/092
FI (2):
H01L 21/265 F ,  H01L 27/08 321 B
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page