Pat

J-GLOBAL ID：200903016827392854

ATM回線の回線疎通試験制御方式

Inventor： 大内 亮 ,  渡辺 栄 ,  遠藤 美智夫 ,  渡辺 寿勝 ,  渡辺 徹
Applicant, Patent owner： 株式会社日立テレコムテクノロジー
Agent (1)： 沼形 義彰 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999197492
Publication number (International publication number)：2001024667
Application date： Jul. 12, 1999
Publication date： Jan. 26, 2001
Summary：

【要約】【課題】 回線障害部位の切り分けが容易にできる回線疎通試験制御方式およびATM回線終端装置を提供する。【解決手段】 データ物理回線20と中継回線40とに接続される回線を終端するATM回線終端装置30において、疎通試験回線上にループバックを設定する機能と、送信カウンタ値を記載したテストパターンを生成し試験回線上に送出するテストパターン生成機能と、受信カウンタと、受信したテストパターンの送信カウンタ値を受信カウンタの値を比較して試験回線上から受信したテストパターンをチェックするテストパターンチェック機能とを設けた。

Claim (excerpt)：

データ回線を収容するATM回線終端装置と、該ATM回線終端装置に収容される保守端末装置とからなるATM回線の疎通試験制御方式において、保守端末装置からの指示によって、ATM回線またはデータ回線の所定個所にループバックを形成し、ATM回線終端装置から送出する試験データに送信カウンタ値を搭載して前記回線に送出するようにしたことを特徴とする回線疎通試験制御方式。

IPC (4)：

H04L 12/28 ,  H04L 12/26 ,  H04L 29/14 ,  H04M 3/26

FI (4)：

H04L 11/20 D ,  H04M 3/26 A ,  H04L 11/12 ,  H04L 13/00 315 A

F-Term (27)：

5K019AC09 ,  5K019BA51 ,  5K019BB32 ,  5K019CC14 ,  5K019CC15 ,  5K019CC16 ,  5K019CD08 ,  5K019CD11 ,  5K030GA12 ,  5K030GA14 ,  5K030HA10 ,  5K030JA08 ,  5K030JA10 ,  5K030KA16 ,  5K030MA03 ,  5K030MB20 ,  5K030MC02 ,  5K035AA07 ,  5K035BB01 ,  5K035CC06 ,  5K035FF04 ,  5K035GG06 ,  5K035HH03 ,  9A001BB04 ,  9A001CC06 ,  9A001KK56 ,  9A001LL05