Pat

J-GLOBAL ID：200903016946941840

半導体集積回路装置の製造方法

Inventor： 田中 克彦 ,  山田 健太郎 ,  河野 正和 ,  坂井 健志 ,  古川 亮一 ,  山本 裕彦 ,  田丸 剛
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1998324716
Publication number (International publication number)：2000150826
Application date： Nov. 16, 1998
Publication date： May. 30, 2000
Summary：

【要約】【課題】 アスペクト比の大きい溝または孔の内部にコンフォーマルなTiN膜を形成する。【解決手段】 四塩化チタンとアンモニアとを含んだソースガスを用いるCVD法によって、アスペクト比の大きい溝24の内部にTiN膜27を形成する際、四塩化チタンの流量をアンモニアの流量の0.1以上とする。

Claim (excerpt)：

以下の工程(a)〜(b)を含むことを特徴とする半導体集積回路装置の製造方法;(a)半導体基板または前記半導体基板上に形成した絶縁膜に溝または孔を形成する工程、(b)四塩化チタンとアンモニアとを含んだソースガスを用い、前記四塩化チタンの流量を前記アンモニアの流量の0.1以上としたCVD法によって、前記溝または孔の内部に窒化チタン膜を形成する工程。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  C23C 16/34 ,  H01L 27/10 451

FI (5)：

H01L 27/10 621 B ,  C23C 16/34 ,  H01L 27/10 451 ,  H01L 27/10 621 Z ,  H01L 27/10 651

F-Term (28)：

4K030AA03 ,  4K030AA13 ,  4K030BA18 ,  4K030BA38 ,  4K030BB12 ,  4K030BB14 ,  4K030CA12 ,  4K030DA01 ,  4K030HA04 ,  4K030JA05 ,  4K030JA09 ,  4K030LA02 ,  4K030LA15 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083AD62 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR21 ,  5F083PR39 ,  5F083PR40

Patent cited by the Patent：

Cited by examiner (4)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-024949   Applicant：日本電気株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平7-305647   Applicant：日本電気株式会社
• 半導体集積回路装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平8-263408   Applicant：株式会社日立製作所
• 半導体記憶装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平9-248167   Applicant：株式会社日立製作所