Pat

J-GLOBAL ID：200903017005490273

半導体装置の製造方法

Inventor： 長沼 健
Applicant, Patent owner： 新日本製鐵株式会社
Agent (1)： 大島 陽一
Gazette classification：公開公報
Application number (International application number)：1994232277
Publication number (International publication number)：1996078518
Application date： Sep. 01, 1994
Publication date： Mar. 22, 1996
Summary：

【要約】【目的】 SOG膜を含む絶縁膜を介して多層配線され、上層側配線と下層側配線との間をスルーホールを介して導通する半導体製造装置に於て、上記両層間の導通が確実にとれ、製品の歩留まりを低下させない半導体装置の製造方法を提供する。【構成】 SOG膜のエッチバック後に熱処理を行うことにより、SOG膜の吸湿量が少なくなり、その後のスルーホール内への電極膜堆積時に確実に導通がとれるようになり、製品の信頼性が向上し、歩留まりが向上するる。また、SOG膜のエッチング後に熱処理を行うことで、SOGの流動性により平坦化が促進される効果もある。

Claim (excerpt)：

多層配線され、その下層側配線層と上層側配線層との間にSOG膜により平坦化された絶縁膜が介在し、スルーホールにより前記各配線層同士が選択的に接続される半導体装置の製造方法に於て、前記下層側配線層上に直接若しくは絶縁膜を介して前記SOG膜を形成する過程と、該SOG膜の表面を平坦化するべくエッチバックする過程と、該SOG膜上に蒸着による絶縁膜を形成する過程と、該蒸着による絶縁膜表面から前記下層側配線層に至るスルーホールを形成する過程と、該スルーホールを含む前記蒸着による絶縁膜上に前記上層側配線層を形成する過程とを有し、前記SOG膜のエッチバック過程と前記蒸着による絶縁膜の形成過程との間に前記SOG膜を熱処理する過程を有することを特徴とする半導体装置の製造方法。