Pat
J-GLOBAL ID：200903017033126765
半導体装置の多層配線構造体の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992001147
Publication number (International publication number)：1993206282
Application date： Jan. 08, 1992
Publication date： Aug. 13, 1993
Summary：
【要約】【目的】平坦性に優れ、容易に多層化が可能な多層配線構造体の製造方法を提供する。【構成】能動素子を有する半導体基板101上に、シリコン酸化膜102を介して第1アルミニウム配線103を形成し、プラズマCVD法によりシリコン酸化膜104を形成し、TEOSとオゾン含有酸素ガスとを用いたCVD法によりシリコン酸化膜105を形成し、回転塗布法により有機シリカ膜106を形成し、ドライエッチング法を用いて有機シリカ膜106とシリコン酸化膜105とを同時にエッチバックして表面が平坦なシリコン酸化膜105aを形成し、プラズマCVD法によりシリコン酸化膜107を形成し、スルーホールを形成し、第2アルミニウム配線108を形成する。
Claim (excerpt)：
能動素子を有する半導体基板上に、絶縁膜を介して第1の金属配線を形成する工程と、プラズマ化学気相成長法により、第1のシリコン酸化膜を形成する工程と、TEOSとオゾン含有酸素ガスとを用いた常圧化学気相成長法により、第2のシリコン酸化膜を形成する工程と、回転塗布法により、有機塗布膜を形成する工程と、ドライエッチング法を用いて、前記有機塗布膜と前記第2のシリコン酸化膜とを同時にエッチバックする工程と、プラズマ化学気相成長法により、第3のシリコン酸化膜を形成する工程と、スルーホールを形成する工程と、第2の金属配線を形成する工程と、を含むことを特徴とする半導体装置の多層配線構造体の製造方法。
IPC (4)：
H01L 21/90
, H01L 21/28
, H01L 21/312
, H01L 21/316
