Pat

J-GLOBAL ID：200903017120205477

半導体装置の製造方法

Inventor： 伊東 英樹
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1998336662
Publication number (International publication number)：2000164853
Application date： Nov. 27, 1998
Publication date： Jun. 16, 2000
Summary：

【要約】【課題】 オフセットドレイン拡散層の抵抗値を低く抑えることで高い電流駆動能力を得ることができる半導体装置の製造方法を提供することにある。【解決手段】 半導体基板11上のゲート電極13をマスクにしたイオン注入によって、半導体基板11の表面層にリンイオン及びヒ素イオンを導入する。ゲート電極13上からゲート電極13の一側方にかけてを覆うレジストパターン14を形成し、レジストパターン14及びゲート電極13をマスクに用いたイオン注入によって、半導体基板11の表面層にヒ素イオンを導入する。活性化熱処理を行い、ヒ素イオンを拡散してなるソース拡散層15及びドレイン拡散層16を形成すると共に、リンイオンを拡散してなる第1の層17aとヒ素イオンを拡散してなる第2の層17bとの2層構造からなるオフセットドレイン拡散層17を、ゲート電極13とドレイン拡散層16との間に形成する。

Claim (excerpt)：

オフセットドレイン拡散層を備えた半導体装置の製造方法であって、半導体基板上のゲート電極をマスクにしたイオン注入によって、前記オフセットドレイン拡散層を形成するためのリンイオンとヒ素イオンとを前記半導体基板の表面層に導入する工程と、前記ゲート電極上から当該ゲート電極の一側方にかけてを覆うレジストパターンを形成し、当該レジストパターンをマスクに用いたイオン注入によって、ソース拡散層及びドレイン拡散層を形成するための不純物を前記半導体基板の表面層に導入する工程とを備えたことを特徴とする半導体装置の製造方法。

F-Term (6)：

5F040DA10 ,  5F040DC01 ,  5F040EB02 ,  5F040EF18 ,  5F040FC11 ,  5F040FC14