Pat
J-GLOBAL ID：200903017187511920
半導体素子用基板およびその製造方法およびそれを用いた半導体素子
Inventor：
Applicant, Patent owner：
Agent (1)：
柳田 征史 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000082287
Publication number (International publication number)：2001274519
Application date： Mar. 23, 2000
Publication date： Oct. 05, 2001
Summary：
【要約】【課題】 欠陥の少ない、平坦な半導体素子用基板を平易な工程で製造する。【解決手段】 6H-SiC基板11上に温度500°CでAlNバッファ層12を20nm程度の膜厚で形成する。続いて、温度を1050°CにしてInをドープしながらGaN層13を3μm程度成長させる。その後SiO2膜14を形成し、レジスト15を塗布後、幅5μmのSiO2膜14が残るように、30μm程度の間隔で形成する。これをマスクにしてGaN層13およびバッファ層12をドライエッチングにより基板11まで除去し、矩形状の溝ストライプを形成する。レジスト15とSiO2膜14を除去した後、GaN層16を結晶成長させる。その後、SiO2膜17を形成し、転位密度の多いInがドープされたGaN層13の上端の1μm程度外側から、GaN層13の上部と、隣接するGaN層13の中間距離の上部を覆うまでSiO2膜17が残るようにパターニングする。GaN層18を選択成長によりSiO2膜17上を覆うまで成長する。続いて、InをドープしながらGaN層19を成長させる。
Claim (excerpt)：
ベース基板上に、低温成長法により形成されるAlNまたはGaNからなるバッファ層を介して、Inをドープしながら第一のIII族窒素化合物層を結晶成長させる第一の工程と、前記バッファ層および第一のIII族窒素化合物層を基板まで除去して残ったライン部と該ライン部間に形成されたスペース部とからなるラインアンドスペースのパターンを形成する第二の工程と、該ライン部を結晶成長の核として第二のIII族窒素化合物層を結晶成長させる第三の工程と、前記ライン部の上部の前記第二のIII族窒素化合物層の上に、III族窒素化合物が結晶成長し得ない材料からなるマスク層を形成し、該マスク層が形成されていない第二のIII族窒素化合物層の表面をIII族窒素化合物の結晶成長の核にして、第三のIII族窒素化合物層を、表面が平坦化するまで結晶成長させる第四の工程と、該第三のIII族窒素化合物層の上に、Inをドープしながら第四のIII族窒素化合物層を形成する第五の工程とを含むことを特徴とする半導体素子用基板の製造方法。
IPC (2)：
FI (2)：
F-Term (19)：
5F045AA03
, 5F045AA04
, 5F045AB14
, 5F045AC08
, 5F045AC19
, 5F045BB12
, 5F045CA12
, 5F045DA53
, 5F045DA67
, 5F073AA13
, 5F073AA74
, 5F073AA77
, 5F073BA01
, 5F073BA07
, 5F073CA07
, 5F073CB07
, 5F073DA05
, 5F073DA24
, 5F073EA28
