Pat
J-GLOBAL ID：200903017246234189
薄膜トランジスタの製造方法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1991151971
Publication number (International publication number)：1993003211
Application date： Jun. 24, 1991
Publication date： Jan. 08, 1993
Summary：
【要約】【目的】 多結晶化工程を含む薄膜トランジスタの製造過程において、その多結晶化の際に発生する、ドレイン領域やソース領域に含まれる導電型決定不純物の異常拡散を抑制し、またチャネル材料である半導体等のエッチングの際に、そのドレイン領域やソース領域が異常エッチングされないような製造方法を提供することにある。【構成】 導電型決定不純物を含むドレイン領域(2d)やソース領域(2s)上に、その一部が露出するような保護膜(3)を形成すること特徴とする。
Claim (excerpt)：
絶縁基板上に導電型決定不純物を含有した導電性半導体からなるソース領域及びドレイン領域を形成する工程と、前記ソース領域と前記ドレイン領域の夫々の表面に保護膜を被着形成し、それら領域のそれぞれの一部が露出する露出部を有するように該保護膜をパターニングする工程と、前記ソース領域と前記ドレイン領域の表面に、これら領域を跨ぐ非晶質半導体を形成する工程と、前記非晶質半導体に熱処理を施すことにより多結晶半導体とする工程と、前記ソース領域と前記ドレイン領域と前記多結晶半導体とを覆うようにゲート用絶縁膜を形成する工程と、前記ゲート絶縁膜及び前記非晶質半導体を、少なくとも前記露出部と重なるように前記ソース領域と前記ドレイン領域とを跨いで残存するようにエッチング除去する工程と、前記多結晶半導体に覆われていない前記ソース領域及びドレイン領域の、夫々の少なくともその一部について、それら領域上の前記保護膜をエッチング除去する工程と、からなることを特徴とする薄膜トランジスタの製造方法。
IPC (2)：
H01L 21/336
, H01L 29/784
