Pat

J-GLOBAL ID：200903017254178697

半導体集積回路およびその作製方法

Inventor： 大谷 久
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1997157651
Publication number (International publication number)：1998056184
Application date： May. 30, 1997
Publication date： Feb. 24, 1998
Summary：

【要約】【課題】 薄膜トランジスタ(TFT)の回路において、高耐圧のTFTと高速動作が可能なTFTを有する半導体集積回路およびそのような回路を作製するための方法を提供する。【解決手段】 高速動作の必要なTFT(例えば論理回路に用いられるTFT)と高耐圧の必要なTFT(例えば高電圧信号のスイッチングに用いられるTFT)のゲイト絶縁膜とチャネル長を調節する。

Claim (excerpt)：

基板上に形成された第1および第2の薄膜トランジスタを有し、第1の薄膜トランジスタのゲイト電極に印加される電圧の変動幅が第2の薄膜トランジスタのゲイト電極に印加される電圧の変動幅より小さく、かつ、第1の薄膜トランジスタのゲイト絶縁膜の厚さは第2の薄膜トランジスタのゲイト絶縁膜の厚さの80%以下であることを特徴とする半導体集積回路。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (7)：

H01L 29/78 612 B ,  H01L 29/78 613 Z ,  H01L 29/78 613 B ,  H01L 29/78 614 ,  H01L 29/78 616 A ,  H01L 29/78 617 J ,  H01L 29/78 627 F