Pat

J-GLOBAL ID：200903017346097669

記憶制御装置および記憶制御装置を備える情報処理システム

Inventor： 加賀 隆志 ,  佐藤 孝夫 ,  山本 彰 ,  荒井 弘治
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 富田 和子
Gazette classification：公開公報
Application number (International application number)：1993067017
Publication number (International publication number)：1994282385
Application date： Mar. 25, 1993
Publication date： Oct. 07, 1994
Summary：

【要約】 (修正有)【目的】記憶制御装置内のパスを多重に備え、複数の記憶装置を並列制御し、信頼性の向上を図る。【構成】情報を分割して誤り訂正用の情報を生成し、分割した情報とともに転送路を介して複数の記憶手段103-1〜103-nに書き込む制御、並びに読み出し時に前記分割した情報及び誤り訂正用の情報に基づいて情報の誤り検出を行い、誤りがあった場合には情報を回復する記憶制御装置であって、複数の記憶手段との間で第1の転送路群を介して情報の転送を行う第1の転送手段1025-1、及び第2の転送路群を介して情報の転送を行う第2の転送手段1025-2とを備え、双方の転送路は、転送路が故障していることを検出する検出手段、故障している転送路を使用しないように閉塞状態にする閉塞手段、及び故障している転送路に接続されている記憶手段に接続される他の転送路群の転送路を使用しないように論理的に閉塞状態にする論理閉塞手段を備える。

Claim (excerpt)：

情報を分割し、該情報に基づいて誤り訂正用の情報を生成し、前記分割した情報と該誤り訂正用の情報とを転送路を介して複数の記憶手段に書き込む制御と、該複数の記憶手段からの読み出しの制御とを行い、読み出し時に前記分割した情報と該誤り訂正用の情報とに基づいて情報の誤り検出を行い、誤りがあった場合には情報を回復する記憶制御装置であって、前記複数の記憶手段との間で第1の転送路群を介して情報の転送を行う第1の転送手段と、前記複数の記憶手段との間で第2の転送路群を介して情報の転送を行う第2の転送手段とを備え、該第1の転送手段および第2の転送手段の各々は、前記転送路が故障していることを検出する検出手段と、該検出手段で検出した故障している転送路を使用しないように閉塞状態にする閉塞手段と、該検出手段で検出した故障している前記転送路に接続されている記憶手段に接続されている、他の転送路群の転送路を使用しないように論理的に閉塞状態にする論理閉塞手段とを備えることを特徴とする記憶制御装置。

IPC (2)：

G06F 3/06 305 ,  G06F 3/06 301