Pat

J-GLOBAL ID：200903017368459181

半導体装置およびその製造方法

Inventor： 本並 薫 ,  奥村 喜紀 ,  岡本 龍郎
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992196992
Publication number (International publication number)：1994045557
Application date： Jul. 23, 1992
Publication date： Feb. 18, 1994
Summary：

【要約】【目的】 上部電極の膜減りの防止を可能としたは半導体装置およびその製造方法を提供する。【構成】 半導体装置のキャパシタを構成する上部電極10の表面にこの上部電極10の酸化を防ぐための耐酸化膜11が形成されている。この耐酸化膜11の表面に沿って層間絶縁膜12が形成されている。これにより層間絶縁膜の表面を平坦化するための水蒸気雰囲気中でのリフロー時において、上部電極が酸化されて膜減りするという現象を防止している。

Claim (excerpt)：

半導体基板上に形成された下部電極と、この下部電極の表面に形成された誘電体膜と、この誘電体膜の表面に形成された上部電極と、この上部電極の表面に形成された耐酸化膜と、この耐酸化膜の表面に沿って形成された層間絶縁膜と、を備えた半導体装置。

IPC (2)：

H01L 27/108 ,  H01L 27/04