Pat
J-GLOBAL ID：200903017412566624
多層配線構造を有する半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1996011268
Publication number (International publication number)：1997205144
Application date： Jan. 25, 1996
Publication date： Aug. 05, 1997
Summary：
【要約】【課題】 上下の導電層間の接続孔内で中間の導電層と絶縁するための絶縁用スペーサ層を、省スペースで確実に微細コンタクト孔内に形成する。【解決手段】 所定の多層配線層を積層し、その上部絶縁層36から下層側の導電層30に達する接続孔40を開口した後、その内部の中間の導電層34端面を後退させて接続孔40の一部を拡径する。その後、厚い絶縁膜を全面に成膜しエッチバックし、上層側の導電層54を成膜して下層側の導電層30と接続する。これにより、接続孔40の拡径部分42に絶縁用スペーサ層が形成される。また、エッチバックの際、上部絶縁層36との選択比がとれない場合には、その上面にストッパ層38を設け、エッチング途中にエッチング耐性が高く、少なくとも上部絶縁層36の下側コーナー部を保護する側壁保護層46を形成する工程を挿入させる。これにより、薄く均一な2層構造のサイドウォール44が形成され、これが上記拡径部分42と共に絶縁用スペーサとなる。本発明は、接続孔40を金属プラグ層52を埋め込む場合に、特に好適である。
Claim (excerpt)：
上層側の導電層を、中間の導電層と絶縁しながら、接続孔を介して下層側の導電層と接続してなる多層配線構造を有する半導体装置の製造方法であって、下層側の導電層と中間の導電層とを、層間絶縁層を介して積層させた後、中間の導電層上に上部絶縁層を成膜する積層工程と、該上部絶縁層の表面から下層側の導電層に達する接続孔を開口する工程と、該接続孔の内周壁に露出する前記中間の導電層の端面を後退させることにより、接続孔の一部を拡径する工程と、厚い絶縁膜を全面に成膜することにより、拡径部分を含む接続孔内部を絶縁物で充填する工程と、少なくとも拡径部分に絶縁物が残るように、上記厚い絶縁膜全面に異方性エッチングを施し、接続孔底面に下層側の導電層を露出させるエッチバック工程と、上層側の導電層を成膜し、該上層側の導電層を、接続孔を介して下層側の導電層と接続する接続工程とを少なくとも含む、多層配線構造を有する半導体装置の製造方法。
IPC (2)：
H01L 21/768
, H01L 21/28 301
H01L 21/90 B
, H01L 21/28 301 R
