Pat
J-GLOBAL ID：200903017425584460
半導体装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996004228
Publication number (International publication number)：1997200017
Application date： Jan. 12, 1996
Publication date： Jul. 31, 1997
Summary：
【要約】【課題】 レベルシフト用トランジスタのゲート電極に入力される信号のパルス幅を任意に設定でき、かつフィルタ回路を通過させることによる信号の遅れ時間を有さず、パワーデバイスの応答性能を低下させることなくdv/dt電流によるフリップフロップ回路の誤動作を防止した高電位側パワーデバイス駆動回路を提供する。【解決手段】 HNMOSトランジスタ2および3のドレイン電極はそれぞれ、抵抗4および5の一方端に接続されるとともに、インバータ回路6および7の入力にも接続されている。そして、インバータ回路6および7の出力は保護回路27の入力に接続され、保護回路27の出力はフリップフロップ回路10Aのセット入力およびリセット入力に接続されている。ここで、保護回路27はフリップフロップ回路10Aの誤動作を防止するための回路であり、論理ゲートによって構成されている。
Claim (excerpt)：
直列に接続され、第1と第2の主電源電位の間に介挿された第1および第2のスイッチングデバイスと、当該第1および第2のスイッチングデバイスの接続ノードの電位を基準とする電源手段を有し、前記第1のスイッチングデバイスの導通状態を制御する制御手段と、前記第2の主電源電位を基準として発生された入力信号の正および負のレベル遷移に応答してそれぞれ同一レベルの第1および第2のパルス信号を発生するパルス発生手段と、前記第1および第2のパルス信号を前記第1および第2のスイッチングデバイスの接続ノードの電位側へとレベルシフトして、それぞれに対応した第1および第2のレベルシフト済み信号を得るレベルシフト手段とを備える半導体装置において、前記第1のパルス信号は、当該第1のパルス信号が与えられるタイミングで前記第1のスイッチングデバイスを導通状態とするオン信号であって、前記第2のパルス信号は、当該第2のパルス信号が与えられるタイミングで前記第1のスイッチングデバイスを非導通状態とするオフ信号であって、前記レベルシフト手段は、前記第1および第2の主電源電位の間に介挿され、前記第1および第2の主電源電位間の電圧以上の耐電圧特性を有し、前記第1および第2のパルス信号によって制御される第1および第2のレベルシフト用半導体素子を有し、前記制御手段は、前記第1および第2のレベルシフト済み信号に基づいて、前記第1のスイッチングデバイスを導通または非導通状態に保つ制御信号を出力する制御信号出力手段と、前記制御信号出力手段の前段に設けられ、前記第1および第2のレベルシフト済み信号が同時に与えられた場合には、直前の前記制御信号を出力し続けるように前記制御信号出力手段に所定の信号を与える保護手段とを有する半導体装置。
IPC (3)：
H03K 17/16
, H03K 17/08
, H03K 19/0175
H03K 17/16 B
, H03K 17/08 Z
, H03K 19/00 101 F
