Pat

J-GLOBAL ID：200903017495098384

電界効果トランジスタのゲート電極の形成方法

Inventor： 住谷 光一
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1992185093
Publication number (International publication number)：1994029322
Application date： Jul. 13, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】【目的】 T形断面形状を有するゲート電極を容易に、かつ信頼性高く形成する方法を提供する。【構成】 基板1上にEBレジスト5を被覆して、リセス形成用パターンを開口し、このパターンをマスクとしてリセス7を形成し、第1のゲート金属8を被着した後、イオンビーム10を斜め方向から照射して、前記パターンの開口周縁のすきまに第1のゲート金属8を埋め込んで下部電極11を形成し、次いで、第2のゲート金属を被着した後、前記下部電極11をオーバラップするように第2のレジストをパターン形成し、その後、第2のゲート金属をエッチングして上部電極を形成して、T形ゲート電極を形成することを特徴としている。

Claim (excerpt)：

半導体基板上に形成された活性層上に第1のレジストを被覆してリセス形成用パターンを開口し、このリセス形成用パターンをマスクとしてリセスを形成し、次に第1のゲート金属を被着した後、イオンビームを斜め方向から照射して、前記第1のゲート金属をエッチングして前記リセス形成用パターンの前記開口周縁のすきまに埋め込みT形ゲート電極の下部電極を形成し、次いで、第2のゲート金属を被着した後、前記下部電極をオーバラップするように第2のレジストをパターン形成し、その後、前記第2のゲート金属をエッチングしてT形ゲート電極の上部電極を形成することを特徴とする電界効果トランジスタのゲート電極の形成方法。

IPC (2)：

H01L 21/338 ,  H01L 29/812