Pat

J-GLOBAL ID：200903017518811857

半導体装置およびその製造方法

Inventor： 松崎 望 ,  小林 孝 ,  久米 均 ,  峰 利之 ,  楠川 喜久雄 ,  鈴木 範夫 ,  高橋 健治 ,  西本 敏明 ,  加藤 正高
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1998311612
Publication number (International publication number)：2000138372
Application date： Nov. 02, 1998
Publication date： May. 16, 2000
Summary：

【要約】【課題】 ゲート酸化膜が厚いほど、基板の尖鋭化とゲート酸化膜の局所的薄膜化が顕著になり、浅溝素子分離端部でのゲート耐圧が劣化する。【解決手段】 ゲート電極POLY11直下であり、且つゲート絶縁膜HOX1が接する浅溝素子分離構造GROXI11の端部にバーズビークを設け、厚いゲート絶縁膜HOX1を先に形成する。【効果】 MOSトランジスタの正常なゲート耐圧と良好な素子分離耐圧及び高集積化を同時に確保できる。

Claim (excerpt)：

同一基板上に複数水準の厚さのゲート酸化膜を有するMOS構造において、膜厚Hのゲート酸化膜と接する溝の端部基板側の曲率半径Rと、膜厚hのゲート酸化膜と接する溝の端部基板側の曲率半径rとの間に、H≧hならばR≧rの関係を設けることを特徴とする、半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/76

FI (3)：

H01L 29/78 301 R ,  H01L 21/76 L ,  H01L 29/78 301 G

F-Term (24)：

5F032AA13 ,  5F032AA36 ,  5F032AA44 ,  5F032BB01 ,  5F032CA01 ,  5F032CA17 ,  5F032DA33 ,  5F040DA00 ,  5F040DB01 ,  5F040DB03 ,  5F040DC01 ,  5F040EA08 ,  5F040EA09 ,  5F040EC07 ,  5F040EF02 ,  5F040EK01 ,  5F040EK05 ,  5F040FA05 ,  5F040FB02 ,  5F040FC00 ,  5F040FC02 ,  5F040FC10 ,  5F040FC21 ,  5F040FC28

Patent cited by the Patent：

Cited by examiner (4)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-317602   Applicant：日本電気株式会社
• 丸い角を備えたトレンチ分離構造体を有する半導体装置の製造法
  Gazette classification：公開公報   Application number：特願平8-302035   Applicant：テキサスインスツルメンツインコーポレイテツド
• スペーサを利用した半導体装置のトレンチの形成方法
  Gazette classification：公開公報   Application number：特願平8-223026   Applicant：三星電子株式会社
• トレンチ分離構造を備えた半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平8-132205   Applicant：三菱電機株式会社