Pat

J-GLOBAL ID：200903017577443870

半導体素子搭載基板

Inventor： 荻原 衛 ,  岡本 達司 ,  佐藤 重匡 ,  田中 稔
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 武 顕次郎
Gazette classification：公開公報
Application number (International application number)：1999294112
Publication number (International publication number)：2001118948
Application date： Oct. 15, 1999
Publication date： Apr. 27, 2001
Summary：

【要約】【課題】 半導体素子の電源端子へのコンデンサ素子の接続によるノイズ吸収効果を高めた動作マージンの大きい高速動作可能な半導体素子搭載基板。【解決手段】 半導体素子2は、配線基板3上に設けられる半導体基板接続端子5と半導体素子2の基板接続端子2aとの間が半田チップ2bにより配線基板3上に接続搭載されている。配線基板3は、コンデンサ素子部4と半導体素子接続端子5と複数の絶縁層6からなる。半導体素子2は、その下面に格子状に配置された多数の基板接続端子2aを備えた形状を有し、配線基板3上には、半導体素子2の基板接続端子2aに対応して多数の半導体素子接続端子5が設けられている。半導体素子接続端子5のそれぞれは、その直下に配線基板3を貫通する方向に延びる電源用配線7b、グランド用配線7a、信号用配線7cのいずれかに接続されている。電源用配線7bの周囲に、電極4a、4c、絶縁層4bよりなる円形のコンデンサ素子部4が形成されている。

Claim (excerpt)：

半導体素子と該半導体素子を搭載する配線基板とからなる半導体素子搭載基板において、前記配線基板は、半導体素子接続端子を有し、該半導体素子接続端子のうちの電源用端子を中心とした周辺にコンデンサ素子が配設されて構成されたことを特徴とする半導体素子搭載基板。

IPC (2)：

H01L 23/12 ,  H05K 1/02

FI (2)：

H05K 1/02 N ,  H01L 23/12 B

F-Term (9)：

5E338AA03 ,  5E338BB63 ,  5E338BB75 ,  5E338CC04 ,  5E338CC06 ,  5E338CD33 ,  5E338EE13 ,  5E338EE14 ,  5E338EE22