Pat
J-GLOBAL ID：200903017711414253
キャッシュメモリ
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993144146
Publication number (International publication number)：1994314240
Application date： Jun. 16, 1993
Publication date： Nov. 08, 1994
Summary：
【要約】【目的】DRAMセルをMPU内蔵キャッシュのセルとして使用し、かつ複雑なリフレッシュ回路を不要化することにより大幅に記憶容量が大で、かつ比較的高速なアクセスタイムを有するキャッシュメモリを提供する。【構成】データメモリ107とタグメモリ105とは第1のダイナミック型メモリセルにより構成され、Vビットメモリ104は第1のダイナミック型メモリセルの何れよりもディスチャージ時間が短い第2のダイナミック型メモリセルにより構成され、Vビットメモリ104のメモリセルがチャージ状態の場合には対応するデータブロックが有効であることを示し、ディスチャージ状態の場合には対応するデータブロックが無効であることを示すように構成されている。
Claim (excerpt)：
主記憶のデータをブロック単位にコピーして記憶するDRAM構成のデータメモリと、前記記憶されたブロックに対応する主記憶のアドレスを記憶するDRAM構成のタグメモリと、前記データメモリに記憶されているデータが有効(チャージ)か無効(ディスチャージ)かを表示するバリッド表示回路とを有し、プロセッサからのアクセス時には、前記データメモリおよび前記タグメモリが読み出され、また前記バリッド表示回路は有効表示状態の極限に設定され、かつ、前記バリッド表示回路は前記DRAMの何れのメモリセルのディスチャージタイムよりも短い時間で無効表示状態になることを特徴とするキャッシュメモリ。
IPC (2)：
G06F 12/08 310
, G11C 11/406
