Pat
J-GLOBAL ID：200903017735923825
半導体集積回路
Inventor：
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1994107575
Publication number (International publication number)：1995297407
Application date： Apr. 22, 1994
Publication date： Nov. 10, 1995
Summary：
【要約】【目的】 薄膜トランジスタ(TFT)を用いてアクティブマトリクス回路およびその駆動回路を構成し、特性および信頼性に優れたモノリシック型アクティブマトリクス装置を得る。【構成】 TFTとして、ゲイト電極とソース/ドレイン領域の位置関係がオフセット状態であるオフセットゲイトTFTや、気相成長法によって形成された絶縁膜をゲイト絶縁膜として用いるTFTを用いるモノリシック型アクティブマトリクス回路において、アクティブマトリクス回路およびその駆動回路をも全てPチャネル型のTFTを用いて構成する。
Claim (excerpt)：
絶縁表面上に、薄膜トランジスタによって構成されたアクティブマトリクス回路とその駆動回路を有する半導体集積回路において、前記アクティブマトリクス回路とその駆動回路を構成する薄膜トランジスタはPチャネル型であり、かつ、少なくともアクティブマトリクス回路を構成する薄膜トランジスタはオフセットゲイト型であることを特徴とする半導体集積回路。
IPC (3)：
H01L 29/786
, G02F 1/1345
, G02F 1/136 500
H01L 29/78 311 G
, H01L 29/78 311 A
