Pat
J-GLOBAL ID：200903017809356235
暗号処理装置
Inventor：
Applicant, Patent owner：
Agent (3)：
宮田 正昭
, 山田 英治
, 澤田 俊夫
Gazette classification：公開公報
Application number (International application number)：2004193562
Publication number (International publication number)：2006019872
Application date： Jun. 30, 2004
Publication date： Jan. 19, 2006
Summary：
【課題】 DPA攻撃に対する耐性の高い暗号処理装置および方法を実現する。【解決手段】 例えばDESなど複数段のラウンド関数の繰り返し処理を含む暗号アルゴリズムを実行する暗号処理装置において、F関数部に対してラウンド遷移時に乱数を入力し、その後、レジスタに格納された中間データを出力して演算処理を実行する構成とした。本構成により、ラウンド遷移時には乱数に基づくSボックス出力が発生し、また、レジスタ接続パスにおける電流または電位変動が発生し、これらは各ラウンドにおいて適用される秘密情報としてのセッション鍵(ラウンド鍵)の構成ビット情報と無関係な電流または電位変動となり、DPA攻撃による秘密情報の解析が不可能なセキュリティレベルの高い暗号処理装置が実現される。【選択図】 図8
Claim (excerpt)：
ラウンド関数の繰り返し処理を含む暗号演算処理を実行する暗号処理装置であり、
各ラウンド毎にラウンド関数対応のデータ処理を実行する関数演算部と、
前記関数演算部における各ラウンドの演算結果としての中間データを格納するデータ格納レジスタと、
乱数を格納する乱数レジスタと、
前記データ格納レジスタと前記乱数レジスタとを前記関数演算部に対して選択的に接続するスイッチ部と、
前記スイッチ部の切り替え制御を実行する制御部とを有し、
前記制御部は、
前記スイッチ部を、ラウンド遷移時において前記乱数レジスタの格納乱数を前記関数演算部に出力し、その後、前記データ格納レジスタに格納された中間データを出力するように接続切り替え制御を行なう構成であることを特徴とする暗号処理装置。
IPC (2)：
FI (2)：
H04L9/00 621A
, G09C1/00 610B
5J104AA32
, 5J104AA43
, 5J104AA47
, 5J104JA13
, 5J104NA02
, 5J104NA07
, 5J104NA09
, 5J104NA10
, 5J104NA42
