Pat
J-GLOBAL ID：200903017848719841
メモリモジユール
Inventor：
Applicant, Patent owner：
Agent (1)：
内原 晋
Gazette classification：公開公報
Application number (International application number)：1991185957
Publication number (International publication number)：1993029534
Application date： Jul. 25, 1991
Publication date： Feb. 05, 1993
Summary：
【要約】【目的】メモリパッケージの構造をリードレスチップキャリア(LCC)型をしてこれらメモリパッケージを積重ね、メモリモジュールの外形寸法を小さくする。【構成】メモリパッケージを、容器の側面に、共通の信号に対する複数の第1の端子と、固有の信号1つに対し複数の第2の端子とを設けたLCC型の構造とする。この構造の複数個のメモリパッケージ10〜10dを第2の端子にそれぞれ異なる径路で固有の信号が各メモリパッケージ10a〜10dに伝達されるように接続して積重ね、実装用基板7に接続固定する。
Claim (excerpt)：
所定の位置に外部回路と接続するための複数の第1の電極及び少なくとも1つの第2の電極を備え外部からのデータを記憶しかつ記憶しているデータを読出すメモリチップと、このメモリチップを内部に収納する容器と、この容器の所定の位置に前記各第1の電極とそれぞれ対応して設けられ対応する前記第1の電極と接続する内部端子部、この内部端子部と接続し前記容器の周辺の上面及び下面に形成された上面端子部及び下面端子部、並びにこれら上面端子部及び下面端子部と前記容器の側面で接続する端面スルーホール部を備えた複数の第1の端子と、前記容器の所定の位置に1つの前記第2の電極に対して複数設けられそれぞれこの第2の電極と接続するための内部端子部、この内部端子部と接続し前記容器の周辺の上面及び下面に形成された上面端子部及び下面端子部、並びにこれら上面端子部及び下面端子部とそれぞれ前記容器の側面で接続する端面スルーホール部を備えた第2の端子とをそれぞれ含む複数のメモリパッケージの前記各第2の電極と対応する複数の第2の端子のうちの互いに異なる位置の第2の端子の内部端子部とをそれぞれ接続し、前記複数のメモリパッケージを順次積重ね、前記各メモリパッケージの対応する第1及び第2の端子をそれぞれ接続し、これら各第1及び第2の端子を実装用基板の対応するランド部にそれぞれ接続して前記積重ねた複数のメモリパッケージを前記実装用基板上に固着した構造を有することを特徴とするメモリモジュール。
Patent cited by the Patent：
Return to Previous Page
