Pat

J-GLOBAL ID：200903017854341869

半導体装置の製造方法

Inventor： 山田 義明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993311406
Publication number (International publication number)：1995161719
Application date： Dec. 13, 1993
Publication date： Jun. 23, 1995
Summary：

【要約】【目的】微細Al配線を形成する方法であり、特に、下地に段差があっても微細Al配線の形成を可能にする。【構成】Al-Cu膜3,TiW膜4,TiON膜5を順次形成する。次に1μm程度のフォトレジスト膜6を塗布し、所望の形状にパターニングした後、フォトレジスト膜6をマスクにTiON膜5とTiW膜4をエッチングする。次にフォトレジスト膜6を除去後、Al-Cu膜3を塩素系ガスを用いエッチングする。その際、TiON膜5も同時にエッチングされ、Al-Cu膜3とTiW膜4の積層配線が形成される。【効果】フォトレジスト膜が薄くてよいので、微細パターンが形成可能であり、焦点深度も大きくなるので、下地に段差があっても微細パターンが形成可能である。

Claim (excerpt)：

Alを主成分とする配線を有する半導体装置の製造方法において、AlあるいはAl合金膜,WあるいはTiW膜,窒化Tiあるいは窒化酸化Ti膜を順次被着する工程と、所望のパターンのフォトレジスト膜を形成する工程と、前記フォトレジスト膜をマスクに前記窒化Tiあるいは窒化酸化Ti膜と前記WあるいはTiW膜をエッチングする工程と、前記フォトレジスト膜を除去する工程と、AlあるいはAl合金膜をエッチングすると同時に前記窒化Tiあるいは窒化酸化Ti膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/3213

FI (2)：

H01L 21/88 R ,  H01L 21/88 D