Pat

J-GLOBAL ID：200903017954937416

半導体基板の製造方法

Inventor： 安西 賢二
Applicant, Patent owner： 新日本製鐵株式会社
Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：1991276742
Publication number (International publication number)：1993006883
Application date： Sep. 27, 1991
Publication date： Jan. 14, 1993
Summary：

【要約】【目的】 結晶性のすぐれたSOI(Silicon on Insulator)基板を形成する方法を提供すること。【構成】 第1のシリコン基板1上に酸化膜2を、第2のシリコン基板3上にエピタキシャルシリコン成長膜4を形成し、双方を酸化膜2側とエピタキシャルシリコン成長膜4側とで貼り合わせる。貼り合わせた積層基板は第2のシリコン基板3をエピタキシャルシリコン成長膜4が露出するまで削り、エピタキシャルシリコン成長膜4,酸化膜2,第1のシリコン基板1によるSOI構造を得る。

Claim (excerpt)：

第1面を有する第1の半導体基板の上記第1面に酸化膜を形成する第1の工程と、第2面及びこの第2面の裏面である第3面とを有する第2の半導体基板の上記第2面に単結晶の半導体層を形成する第2の工程と、この第2の工程を経て上記第2面に単結晶の半導体層が形成された上記第2の半導体基板と上記第1の工程を経て酸化膜が形成された上記第1の半導体基板の上記第1面とを貼り合わせる第3の工程と、この第3の工程により貼り合わされた上記第2の半導体基板をその第3面側から上記単結晶の半導体層が露出するまで研摩する第4の工程と、を有する半導体基板の製造方法。

IPC (3)：

H01L 21/304 321 ,  H01L 21/02 ,  H01L 27/12